S3c2440的存储控制器--驱动中存储器的使用。。

1 #if defined(CONFIG_ARCH_S3C2440)   

2 int oldval_bwscon = *((volatile unsignedint *)S3C2410_BWSCON);  

3 *((volatileunsigned int *)S3C2410_BWSCON)=(oldval_bwscon&~(3<<16))|S3C2410_BWSCON_DW3_16|S3C2410_BWSCON_WS3|S3C2410_BWSCON_ST3; //设置BANK3：总线宽度为16，使能nWAIT   

4 *((volatile unsigned int *)S3C2410_BANKCON3) = 0x1f7c; //设置BANK3的时间参数   

5 #endif  

 

 

S3c2440的存储控制器

1、什么是存储控制器

      存储控制器是创建和控制其他存储设备的一种设备。S3C2440中存储控制器的起始地址为0x48000000结束地址为0x48000030。通过配置存储控制器提供的13个寄存器的具体数值来达到访问外围设备的目的。

2、如何得到外围设备的访问地址

      在说明得到外围设备地址之前，先说明一下什么是片选信号。读过微机原理的同志应该很清楚了。

      在S3C2440中分为nGCS0~nGCS7，共8个片选信号。分别对应了BANK0~BANK7，当需要访问外围设备的空间时（即访问BANKx 时），nGCSx 引脚输出低电平信号，这样选择相对应的BANKx外围设备来访问。（注：nGCS0~nGCS7在S3C2440手册中可以查找到相应的地址分配表）

      BANK访问地址=BANK起始地址+地址线地址。

3、存储控制器中寄存器的使用

3.1、存储控制器提供的13个寄存器

          BWSCON，BANKCONx(x=0~7)，REFRESH，BANKSIZE，MRSRBx(x=6~7)，共13个寄存器。在这些寄存器的配置中，当配置BANK0~BANK5的时候，只需要配置BWSCON和BANKCONx(x=0~5)即可。由于BANK6和BANK7嘤糜谕饨覵DRAM，所以配置的时候除配置BWSCON和BANKCONx(x=6~7)外，还需要配置REFRESH，BANKSIZE，MRSRB6和MRSRB7等4个寄存器。

BWSCON（R/W Bus Width & Wait Status Control，位宽和等待寄存器）

        BWSCON共32位，BWSCON的高4位对应了外设的BANK7，然而BWSCON是每4位对应一个BANK，所以依次类推可以得到其余BANK6~BANK0的对应位数。

         STx(x= 0~7)：启动/禁止SDRAM数据掩码引脚。对于SDRAM此位为0，对于SRAM此位为1。一般为0。

         WSx(x= 0~7)：是否使用存储器的WAIT信号。通常设为0。 /*0 = WAIT disable*/

         DWx(x= 0~7)：用2位来设置对应BANK位宽（数据总线宽度），00=8-bit；01=16-bit；10=32-bit；11=reserved

        其中，比较特殊的BANK0，它没有ST0和WS0，且DW0[2:1]为只读，由硬件电路跳线决定01=16-bit；10=32-bit。

BANKCONx(x= 0~5)：用来控制外接设备的访问时序，默认设置0X0700可以满足使用需求。

BANKCONx(x= 6~7)：只有BANK6和BANK7可以用来外接SRAM或SDRAM，所以在配置BANK6~BANK7会有所不同。

         MT[16:15]位：用来标识外接的设备是ROM/SRAM，还是SDRAM。 /*00 = ROM or SRAM；01 = Reserved；10 = Reserved；11 = Sync.DRAM */

         当MT=0b00时（即外接ROM）：此时设置与BANKCONx(x= 0~5)并无多大差异。

         当MT=0b11时（即外接SDRAM）：

         Trcd[3:2]：Time of RAS to CAS delay（内存行地址传输到列地址的延迟时间） /*00 = 2 clocks；01 = 3 clocks；10 = 4 clocks*/

         SCAN[1:0]：表示SDRAM列的地址，可根据具体芯片情况设置 /*00 = 8-bit；01 = 9-bit；10= 10-bit*/

REFRESH：刷新控制寄存器。

         REFEN[23]：使能控制SDRAM刷新功能。/*0 = Disable；1 = Enable (self or CBR/auto refresh)*/

         TREFMD[22]：SDRAM刷新模式。/*0 = CBR/Auto Refresh；1 = Self Refresh (休眠模式)*/

         Trp[21:20]：Time of SDRAM RAS pre-charge（RAS预充电时间）。/*00 = 2 clocks；01 = 3 clocks；10 = 4 clocks；11 = Not support*/

         Tsrc[19:18]：Time of SDRAM Semi Row cycle（半行周期时间）。/*00 = 4 clocks；01 = 5 clocks；10 = 6 clocks；11 = 7 clocks*/      注：Reserved[17:11]：Not used.

          Refresh Counter[10:0]：SDRAM refresh count value（刷新计数值）。

BANKSIZE寄存器：

          BURST_EN[7]：ARM core burst operation enable（ARM内核心突发操作使能）。/*0 = Disable burst operation；1 = Enable burst operation*/      注：Reserved[6]：Not used.

          SCKE_EN[5]：SDRAM power down mode enable control by SCKE。（SCKE power down模式使能）/*0 = SDRAM power down mode disable；1 = SDRAM power down mode enable*/

          SCLK_EN[4]：SCLK is enabled only during SDRAM access cycle for reducing power consumption. When SDRAM is not accessed SCLK becomes 'L' level（低电平）. /*0 = SCLK is always active. 1 = SCLK is active only during the access (recommended).*/   注：Reserved[3]：Not used.

          BK76MAP[2:0]：设置BANK6～BANK7的大小。/* 010 = 128MB/128MB；001 = 64MB/64MB；000 = 32M/32M；111 = 16M/16M；110 = 8M/8M；101 = 4M/4M；100 = 2M/2M */

MRSRBx(x= 6~7)：SDRAM模式设置寄存器。

          能做修改的只有CL[6:4]：代表SDRAM时序的一些参数。 /*000 = 1 clock；010 = 2 clocks；011=3 clocks；Others: reserved*/

 

 

 

 

 

 一、使用存储控制器访问外设的原理 

1、S3C2440的地址空间

S3C2440对外引出27根地址线ADDR0-ADDR26，访问范围只有128MB，CPU对外还引出8根片选信号nGCS0-nGCS7，对应BANK0-BANK7，当访问BANKx的地址空间时，nGCSx引脚输出低电平来选中外接设备。

 

这样每个128MB空间，共8个片选，对应1GB的地址空间。空间分布图如下：

 

左边是nGCS0片选的nor flash启动模式下的存储分配图，右边是nand flash启动模式下的存储分配图

 

S3C2440是32位CPU，可以使用的地址范围理论达到4GB，除去上面连接外设的1GB空间外，还有一部分是CPU内部寄存器的地址，剩下的地址空间没有使用。

 

2、存储控制器与外设的关系

 

BANK0-BANK5的连接方式类似，BANK6连接SDRAM时复杂一些，SDRAM内部是一个存储阵列，指定一个行，再指定一个列，就可以准确找到所需要的单元格，而SDRAM有4个逻辑表格(L-BANK)，下面图为一张L-BANK

 

那么SDRAM的访问步骤为：

1）CPU发出片选信号nSCS0（与nGCS6是同一引脚）有效，选中SDRAM芯片

2）SDRAM有4个L-BANK，需要两个地址信号来选中其中一个，即ADDR24、ADDR25，如下图

3）对被选中的芯片进行同一的行/列（存储单元）寻址

根据SDRAM芯片的列地址线数目设置CPU相关寄存器后，CPU会从32位地址中自动分出L-BANK选择信号、行地址信号、列地址信号，然后先后发出行地址信号、列地址信号。L-BANK选择信号在发出行地址信号的同时发出，并维持到列地址信号结束

如上图：行地址、列地址公用地址线ADDR2-ADDR14，使用nSRAS(R=Row)、nSCAS(C=Column)两个信号来区分它们，当nSRAS信号有效时，ADDR2-ADDR14发出的是行地址，对应地址空间bit[23:11]，当nSCAS信号有效时，ADDR2-ADDR14发出的是列地址，对应地址空间bit[10:2]。

4）找到存储单元后，被选中的芯片就要进行统一的数据传输。

开发板使用两片16bit的SDRAM芯片并联形成32位的位宽，与CPU的32根数据线DATA0-DATA31相连，BANK6的起始地址位0x30000000

3、存储控制器的寄存器使用方法

 

存储控制器共有13个寄存器，BANK0-BANK5只需要设置BWSCON和BANKCONx两个寄存器，BANK6、BANK7外接SDRAM时，还要设置REFRESH，BANKSIZE，MRSRB6,MRSRB7，等4个寄存器，下面分别说明

1）位宽和等待控制寄存器BWSCON

BWSCON中每四位控制一个BANK，最高4位对应BANK7、接下来4位对应BANK6，依次类推，如下图

STx:启动/禁止SDRAM的数据掩码引脚

WSx:是否使用存储器的WAIT信号

DWx:设置对应BANK的位宽，0b00对应8位，0b01对应16位，0b10对应32位，0b11表示保留

比较特殊的是BANK0，它没事ST0和WS0，DW0只读，由硬件跳线决定，0b01表示16位，0b10表示32位，BANK0只支持16、32两种位宽

所以可以确定BWSCON寄存器值为：0x22011110

2）BANK控制寄存器BANKCONx(x为0-5)

这些寄存器用来控制BANK0-BANK5外接设备的访问时序，使用默认0x0700即可

3）BANK控制寄存器BANKCONx(x为6-7)

MT[16:15]:设置BANK外接ROM/SRAM还是SDRAM，00=ROM/SRAM，01=保留，10=保留，11=SDRAM

MT=0b00时，与BANKCON0-BANKCON5类似

MT=0b11时，

 Trcd[3:2]:RAS to CAS delay，设为推荐值0b01

SCAN[1:0]:SDRAM的列地址数，本开发板使用的SDRAM列地址数为9，0b00=8位，0b01=9位，0b10=10位

所以本开发板，BANKCON6/7均设为0x00018005

4）刷新控制寄存器REFRESH

REFEN[23]: 0=禁止SDRAM的刷新功能，1=开启SDRAM的刷新功能

TREFMD[22]: SDRAM的刷新模式，0=CBR/Auto Refresh，1=SelfRefresh

Trp[21:20]: SDRAM RAS预充电时间 00=2 clocks，01=3clocks，10=4clocks，11=不支持

Tsrc[19:18]: SDRAM半行周期时间 00=4clocks，01=5clocks，10=6clocks，11=7clocks，SDRAM行周期时间Trc=Tsrc+Trp

Refresh Counter[10:0]: SDRAM刷新计数，刷新时间=(2^11+1-refresh_count)/HCLK，在未使用PLL时，HCLK=晶振频率12MHz，刷新周期为7.8125us

refresh_count=2^11+1-12*7.8125=1955

REFRESH=0x008C0000+1955=0x008C07A3

5）BANKSIZE寄存器

BURST_EN[7]: 0=ARM核禁止突发传输，1=ARM核支持突发传输

SCKE_EN[5]: 0=不使用SCKE信号令SDRAM进入省电模式，1=使用SCKE信号令SDRAM进入省电模式

SCLK_EN[4]: 0=时刻发出SCLK信号，1=仅在方位SDRAM期间发出SCLK信号

BK76MAP[2:0]: 设置BANK6/7的大小，0b010=128MB/128MB，0b001=64MB/64MB，0b000=32M/32M，0b111=16M/16M，0b110=8M/8M，0b101=4M/4M，0b100=2M/2M

本开发板外接64MB的SDRAM

则本开发板BANKSIZE设为0xB1

6）SDRAM模式设置寄存器MRSRBx(x为6-7)

CL[6:4]: 0b000=1clocks,0b010=2clocks,0b011=3clocks

本开发板取0b011，所以MRSRB6/7取值为0x30

二、存储控制器操作实例：使用SDRAM

从NAND Flash启动CPU时，CPU会通过内部的硬件将NAND Flash开始的4KB数据复制到成为"Steppingstone"的4KB的内部RAM（起始地址为0）中，然后跳到地址0开始执行。

本程序先设置好存储控制器，使外接的SDRAM可用，然后把程序本身从steppingstone复制到SDRAM中，最后跳到SDRAM中执行

head.S：

6 @*************************************************************************  

7   

8 @ File：head.S  

9   

10 @ 功能：设置SDRAM，将程序复制到SDRAM，然后跳到SDRAM继续执行  

11   

12 @*************************************************************************         

13   

14   

15 .equ        MEM_CTL_BASE,       0x48000000        @存储控制器寄存器基址  

16 .equ        SDRAM_BASE,         0x30000000        @SDRAM起始地址  

17   

18 .text  

19 .global _start  

20   

21 _start:  

22   

23     bl  disable_watch_dog               @ 关闭WATCHDOG，否则CPU会不断重启  

24   

25     bl  memsetup                        @ 设置存储控制器  

26   

27     bl  copy_steppingstone_to_sdram     @ 复制代码到SDRAM中  

28   

29     ldr pc, =on_sdram                   @ 跳到SDRAM中继续执行  

30   

31 on_sdram:  

32   

33     ldr sp, =0x34000000                 @ 设置堆栈  

34   

35     bl  main  

36   

37 halt_loop:  

38   

39     b   halt_loop  

40   

41 disable_watch_dog:  

42   

43     @ 往WATCHDOG寄存器写0即可  

44   

45     mov r1,     #0x53000000  

46   

47     mov r2,     #0x0  

48   

49     str r2,     [r1]  

50   

51     mov pc,     lr      @ 返回  

52   

53    

54 copy_steppingstone_to_sdram:  

55   

56     @ 将Steppingstone的4K数据全部复制到SDRAM中去  

57   

58     @ Steppingstone起始地址为0x00000000，SDRAM中起始地址为0x30000000  

59       

60   

61     mov r1, #0  

62   

63     ldr r2, =SDRAM_BASE  

64   

65     mov r3, #4*1024  

66   

67 1:    

68   

69     ldr r4, [r1],#4     @ 从Steppingstone读取4字节的数据，并让源地址加4  

70   

71     str r4, [r2],#4     @ 将此4字节的数据复制到SDRAM中，并让目地地址加4  

72   

73     cmp r1, r3          @ 判断是否完成：源地址等于Steppingstone的未地址？  

74   

75     bne 1b              @ 若没有复制完，继续  

76   

77     mov pc,     lr      @ 返回  

78   

79    

80 memsetup:  

81   

82     @ 设置存储控制器以便使用SDRAM等外设  

83   

84   

85     mov r1,     #MEM_CTL_BASE       @ 存储控制器的13个寄存器的开始地址  

86   

87     adrl    r2, mem_cfg_val         @ 这13个值的起始存储地址  

88   

89     add r3,     r1, #52             @ 13*4 = 54  

90   

91 1:    

92   

93     ldr r4,     [r2], #4            @ 读取设置值，并让r2加4  

94   

95     str r4,     [r1], #4            @ 将此值写入存储控制寄存器，并让r1加4  

96   

97     cmp r1,     r3                  @ 判断是否设置完所有13个寄存器  

98   

99     bne 1b                          @ 若没有写成，继续  

100   

101     mov pc,     lr                  @ 返回  

102   

103    

104   

105 .align 4  

106   

107 mem_cfg_val:  

108   

109     @ 存储控制器13个寄存器的设置值  

110   

111     .long   0x22011110      @ BWSCON  

112   

113     .long   0x00000700      @ BANKCON0  

114   

115     .long   0x00000700      @ BANKCON1  

116   

117     .long   0x00000700      @ BANKCON2  

118   

119     .long   0x00000700      @ BANKCON3    

120   

121     .long   0x00000700      @ BANKCON4  

122   

123     .long   0x00000700      @ BANKCON5  

124   

125     .long   0x00018005      @ BANKCON6  

126   

127     .long   0x00018005      @ BANKCON7  

128   

129     .long   0x008C07A3      @ REFRESH  

130   

131     .long   0x000000B1      @ BANKSIZE  

132   

133     .long   0x00000030      @ MRSRB6  

134   

135     .long   0x00000030      @ MRSRB7  

leds.c

136 #define GPBCON (*(volatile unsigned long *)0x56000010)  

137 #define GPBDAT (*(volatile unsigned long *)0x56000014)  

138   

139   

140 #define GPB5_out (1<<(5*2))  

141 #define GPB6_out (1<<(6*2))  

142 #define GPB7_out (1<<(7*2))  

143 #define GPB8_out (1<<(8*2))  

144   

145 void  wait(unsigned long dly)  

146 {  

147   

148 for(; dly > 0; dly--);  

149   

150 }  

151   

152 int main(void)  

153 {  

154   

155 unsigned long i = 0;  

156   

157 GPBCON = GPB5_out|GPB6_out|GPB7_out|GPB8_out; // 将LED1-4对应的GPB5/6/7/8四个引脚设为输出  

158   

159 while(1){  

160   

161 wait(30000);  

162   

163 GPBDAT = (~(i<<5)); // 根据i的值，点亮LED1-4，实现流水灯  

164   

165 if(++i == 16)  

166   

167 i = 0;  

168   

169 }  

170 return 0;  

171   

172 }  

最后是Makefile
sdram.bin : head.S  leds.c
arm-linux-gcc  -c -o head.o head.S
arm-linux-gcc -c -o leds.o leds.c
arm-linux-ld -Ttext 0x30000000 head.o leds.o -o sdram_elf
arm-linux-objcopy -O binary -S sdram_elf sdram.bin
arm-linux-objdump -D -m arm  sdram_elf > sdram.dis
clean:
rm -f   sdram.dis sdram.bin sdram_elf *.o
 
分别汇编head.S和leds.c
连接leds.o和head.o，指定代码段起始地址0x30000000(SDRAM首地址)
最后转换ELF为二进制，导出汇编代码