Verilog DAC8568
来源：互联网 发布：淘宝订单数据跟踪 编辑：程序博客网 时间：2024/04/27 23:08
DAC8568 框图
DAC5868 时序图
DAC8568 为8通道，最高输入时钟 50MHz
寄存器为 32bit , 设置内部功能为 Asynchronous LDAC updata 模式，8个通道更新完毕后，LDAC 输出一个低脉冲，完成8个DAC通道同时更新。
使用Verilog编写时序操作DAC8568，一次发送32bit数据，发送8次，完成一个周期的更新。复位后第一个周期进行初始化。
下图所示，复位后第一个周期初始化，之后的周期为正常更新操作。
下图所示复位后，初始化，发出软件复位信号，0x1FFFFFFF。
下图所示，往第三个通道写入数据 0x0003。
源码：http://download.csdn.net/detail/gchengdy/8588301
0 0
- Verilog DAC8568
- verilog
- verilog
- Verilog
- Verilog Code
- Verilog学习心得
- 寄存器Verilog
- 杂谈Verilog
- 开发verilog
- Verilog经验谈
- Verilog液晶显示
- Verilog乘法
- verilog规范
- CPLD--verilog
- Verilog-2001
- fpga-verilog
- Verilog IR
- verilog uart
- RFID第三次作业题7-2
- c++ 成员函数和全局函数的转换
- 2015中国智能硬件蛋年创新大会手记
- 第1章 第10题
- 黑马程序员 OC框架: Foundation
- Verilog DAC8568
- MFC模态对话框和非模态对话框
- RFID第三次作业题7-9
- SNMP++-3.3.4 在VS2013编译成SNMP++的最新实践方法（支持SNMPv3）
- tomcat部署web项目的3中方法
- javac代码阅读。
- JPEG编码基本流程概述
- 排序算法学习笔记-C语言版本
- 跨平台移动开发phonegap/cordova 4 ios 开发环境搭建
