modelsim10.0C编译ISE14.7的xilinx库(xilinx ip核)
来源:互联网 发布:mac打开txt文件 编辑:程序博客网 时间:2024/05/16 08:30
modelsim10.0C编译ISE14.7的xilinx库(xilinx ip核)
1.打开D:\Xilinx\14.7\ISE_DS\ISE\bin\nt64\compxlibgui.exe,nt64表示系统是64位,如果是32位,换成nt,然后按照界面所示一步一步执行,
2.修改modelsim.ini,将其属性修改为可写,然后将(注意第一步中我只将verilog的库文件编译了)
cpld_ver = D:\Xilinx\14.7\ISE_DS\ISE\verilog\mti_se\10.0c\nt64\cpld_ver
secureip = D:\Xilinx\14.7\ISE_DS\ISE\verilog\mti_se\10.0c\nt64\secureip
simprims_ver = D:\Xilinx\14.7\ISE_DS\ISE\verilog\mti_se\10.0c\nt64\simprims_ver
uni9000_ver = D:\Xilinx\14.7\ISE_DS\ISE\verilog\mti_se\10.0c\nt64\uni9000_ver
unimacro_ver = D:\Xilinx\14.7\ISE_DS\ISE\verilog\mti_se\10.0c\nt64\unimacro_ver
unisims_ver = D:\Xilinx\14.7\ISE_DS\ISE\verilog\mti_se\10.0c\nt64\unisims_ver
xilinxcorelib_ver = D:\Xilinx\14.7\ISE_DS\ISE\verilog\mti_se\10.0c\nt64\xilinxcorelib_ver
添加到
; $MODEL_TECH/../ieee
; $MODEL_TECH/../vital2000
;
后面,需要注意将属性换位为只读
3.此时便可以通过modelsim来仿真xilinx ip核,注意有可能会碰到ip核生成的仿真do文件中vlog -mfcu $env(XILINX)/verilog/src/glbl.v过不去,这是由于XILINX环境变量引起的,打开ISE Design Suite 64 Bit Command Prompt,输入vsim来打开modelsim再执行仿真可解决此问题。
- modelsim10.0C编译ISE14.7的xilinx库(xilinx ip核)
- xilinx软件ISE14.2+modelsim10.1a联合仿真自定义IP核过程
- Xilinx ISE14.2新手入门
- Win10 64位使用Xilinx ISE14.7点击Open Project崩溃的解决方法
- xilinx cordic ip核的使用
- 采用GUI编译xilinx的库文件
- 一个xilinx IP的思考
- 一个xilinx IP的思考
- Xilinx加法器IP核adder
- 编译XILINX器件及IP的modelsim仿真库的几种方法
- Modelsim编译Xilinx库文件
- xilinx cordic IP核的用法- arctan的算法
- Xilinx FIR IP核的的使用及延时问题
- PCIE xilinx v5 IP核使用前的研究
- modelsim仿真xilinx ip核的方法举例
- xilinx 浮点数IP核的用法- 浮点数除法
- xilinx 平方根IP核的用法- 整形平方根算法
- Xilinx FFT IP core V9.0的介绍和使用
- 【关系模型相关概念】小楼一夜听春雨——数据库学习之路(3)
- 第一章第6题
- 【Unity3d学习笔记】基本游戏地形
- UISlider 的基本用法
- 初学Qt,比较基础的知识
- modelsim10.0C编译ISE14.7的xilinx库(xilinx ip核)
- 动态链接库DLL
- 浅谈异常与异常处理一
- ios CGContext学习,从UIColor 声称img
- Java 编程的动态性,第 1 部分: 类和类装入
- 图片拉伸
- Android 手机间的文件传送(socket手机做服务端和客户端进行)
- iOS开发之异步加载图片
- 第一章第9题