处理器内核

#处理器内核 -> cache -> 写缓冲器 -> 主存 -> 辅助存储器

#写操作，对内核而言非迫切，所以加一个写缓冲器很好。

#cache可放在处理器内核与MMU之间（逻辑 cache，主流），也可放在MMU与主存之间（物理 cache）。

#对存储器中相同或相邻数据和代码的反复使用，是cache改善性能的主要原因。

#cache同时使用了时间和空间的局部性原理。

#cache 主要由 cache 控制器和 cache 存储器组成，cache 存储器是一个专用的存储器阵列，其访问单元称为 cache 行。

#cache 行有3个主要部分：目录存储段(记录每个 cache 所对应于主存中的位置)，状态信息段(有效位v和脏位d)，数据段。