异步FIFO Verilog代码注释分析
来源:互联网 发布:沙盘演练软件技巧 编辑:程序博客网 时间:2024/05/22 13:53
近日复习数字电路设计,遇到异步FIFO的问题。
在百度找到相关代码,阅读理解后,写出注释,方便自己今后查阅以及迅速理解;同时在此分享,以便广大读者查阅。
并,感谢分享者的无私精神!
此异步FIFO,深度256,宽度8;
类似数组,以数组举例:深度256,表示数组存放256个数据;宽度8,表示每个数据为8位二进制;
采用格雷码进行空满条件判断,
原因是格雷码相邻的数据只变化一位,可以减少相邻物理信号线同时变化的情况,减少电路串扰的可能,减少电路中的噪声。
注意:
格雷码判空,直接判断读写地址是否相同即可;
格雷码判满,需要满足条件:最高位不同,次高位也不同,其余位必须相同;所以,需要将信号最高2位翻转,其余不变;
module FIFO(Wr_Clk,//write FIFO clock nWr, //write FIFO signal Din, //write FIFO data Rd_Clk,//read FIFO clock nRd, //read FIFO signal Dout, //read FIFO data Full, // 1 = FIFO full Empty);// 1 = FIFO empty input Wr_Clk, nWr, Rd_Clk, nRd; input [Bsize-1:0] Din; output [Bsize-1:0] Dout; output Full, Empty; reg Full, Empty; reg [Bsize-1:0] Buff [Dsize-1:0];//FIFO的存储空间,可看做一块数组 reg [Asize:0] Wr_Addr_Bin, Rd_Addr_Bin;//写、读地址(二进制) //写、读地址(格雷码);用于判断空、满标志; //二进制相邻两位,或许需要同时改变多位,而采用格雷码是因为相邻格雷码的转变只改变一位,避免亚稳态发生; //因此需要将二进制地址(方便理解)转化为格雷码地址(确保数据安全) reg [Asize:0] Sync_Wr_Addr0_Gray, Sync_Wr_Addr1_Gray, Sync_Wr_Addr2_Gray; reg [Asize:0] Sync_Rd_Addr0_Gray, Sync_Rd_Addr1_Gray, Sync_Rd_Addr2_Gray; wire [Asize-1:0] FIFO_Entry_Addr, FIFO_Exit_Addr; wire [Asize:0] Wr_NextAddr_Bin, Rd_NextAddr_Bin;//ASize+1位的地址,最高位用于标志翻转次数,辅助判断空满标志 wire [Asize:0] Wr_NextAddr_Gray, Rd_NextAddr_Gray; wire Asyn_Full, Asyn_Empty; parameter Dsize = 256, Asize = 8, Bsize = 8;//Dsize 表示FIFO的深度(可以存储的数据数量),Asize表示地址位宽,Bsize表示FIFO的宽度(即,数据是几位的)。////////////这里是对FIFO进行初始化 initial begin Full = 0; Empty = 1; Wr_Addr_Bin = 0; Rd_Addr_Bin = 0; Sync_Wr_Addr0_Gray = 0; Sync_Wr_Addr1_Gray = 0; Sync_Wr_Addr2_Gray = 0; Sync_Rd_Addr0_Gray = 0; Sync_Rd_Addr1_Gray = 0; Sync_Rd_Addr2_Gray = 0; end////////////////////FIFO数据的写入与输出////////////////////////////////////// assign FIFO_Exit_Addr = Rd_Addr_Bin[Asize-1:0]; assign FIFO_Entry_Addr = Wr_Addr_Bin[Asize-1:0]; assign Dout = Buff[FIFO_Exit_Addr];//读数据 always @ (posedge Wr_Clk)//写数据 begin if (~nWr & ~Full) Buff[FIFO_Entry_Addr] <= Din; else Buff[FIFO_Entry_Addr] <= Buff[FIFO_Entry_Addr]; end///////////////////FIFO读写的地址生成器/////////////////////////////////////// assign Wr_NextAddr_Bin = (~nWr&~Full) ?Wr_Addr_Bin[Asize:0]+1:Wr_Addr_Bin[Asize:0]; assign Rd_NextAddr_Bin = (~nRd&~Empty)?Rd_Addr_Bin[Asize:0]+1:Rd_Addr_Bin[Asize:0]; assign Wr_NextAddr_Gray = (Wr_NextAddr_Bin >> 1) ^ Wr_NextAddr_Bin;//二进制转化为格雷码,右移一位并与自己按位异或。 assign Rd_NextAddr_Gray = (Rd_NextAddr_Bin >> 1) ^ Rd_NextAddr_Bin; always @ (posedge Wr_Clk) begin Wr_Addr_Bin <= Wr_NextAddr_Bin; Sync_Wr_Addr0_Gray <= Wr_NextAddr_Gray; end always @ (posedge Rd_Clk) begin Rd_Addr_Bin <= Rd_NextAddr_Bin; Sync_Rd_Addr0_Gray <= Rd_NextAddr_Gray; end///////////////////采用双锁存器把异步信号同步起来///////////////////////////// always @ (posedge Wr_Clk) begin Sync_Rd_Addr2_Gray <= Sync_Rd_Addr1_Gray;//读信号同步到写时钟 Sync_Rd_Addr1_Gray <= Sync_Rd_Addr0_Gray; end always @ (posedge Rd_Clk) begin Sync_Wr_Addr2_Gray <= Sync_Wr_Addr1_Gray;//写信号同步到读时钟 Sync_Wr_Addr1_Gray <= Sync_Wr_Addr0_Gray; end/////////////////将产生的Full信号和Empty信号同步的各自的时钟域上////////////// assign Asyn_Empty = (Rd_NextAddr_Gray==Sync_Wr_Addr2_Gray); assign Asyn_Full = (Wr_NextAddr_Gray=={~Sync_Rd_Addr2_Gray[Asize:Asize-1], Sync_Rd_Addr2_Gray[Asize-2:0]});//最高的2位取反;格雷码判空,直接比较二者是否完全相同;格雷码判满,必须满足最高位不同,次高位也不同,其余位相同,才满足满的条件;因此将最高的2位翻转,余下不变; always @ (posedge Wr_Clk) begin Full <= Asyn_Full; end always @ (posedge Rd_Clk) begin Empty <= Asyn_Empty; end//////////////////////////////////////////////////////////////////////////////endmodule
地址:http://zhidao.baidu.com/link?url=Ewk9bETr4Gd7_K34IX0WwZeJ5y6BgAH2RaxnaJ-5itxVcIyFB4ZCtXGy0MYrP4jhGUEh9eVQMarW2Fp-5RSy8q
感谢分享!
0 0
- 异步FIFO Verilog代码注释分析
- 异步FIFO Verilog代码注释分析
- 异步fifo的verilog代码
- FIFO 同步、异步以及Verilog代码实现
- FIFO 同步、异步以及Verilog代码实现
- 异步FIFO的Verilog代码 DCFIFO实现
- FPGA基础知识12(FIFO 同步、异步以及Verilog代码实现)
- FIFO的verilog代码
- ALTERA FIFO 读写verilog代码
- 异步FIFO及verilog原码_1
- 异步FIFO及verilog原码_2
- 同步FIFO和异步FIFO的Verilog实现
- Verilog基础知识8(异步FIFO的FPGA实现)
- fifo注释
- Verilog同步FIFO
- FIFO verilog
- 异步FIFO
- Verilog基础知识11(异步FIFO为什么使用格雷码(gray-code) )
- Win8下双系统win7 教程详解
- ORA-00600: internal error code, arguments: [keltnfy-ldmInit], [46], [1], [], [], [], [], []
- 主席树模板
- list-style-position的inside 与outside的区别
- Xcode 注释插件
- 异步FIFO Verilog代码注释分析
- 分布式中Redis实现Session终结篇
- 《Unicode之痛》摘抄
- C++内存管理
- nginx的location匹配规则----nginx的学习之路
- CentOS主机NAT网络访问虚拟机web服务器
- 删除二叉查找树的节点-LintCode
- java集合框架小结
- arm寄存器介绍