XILINX编译软件ISE怎样在ChipScope 加入被优化掉的信号
来源:互联网 发布:初级程序员考试试题 编辑:程序博客网 时间:2024/06/06 08:53
主要内容来源于:http://jingyan.baidu.com/article/fec4bce2275665f2618d8bd9.html
Xilinx ISE开发工具中的ChipScope工具就相当于AlteraQuatusII中的SignalTap II,能够捕捉FPGA内部的信号,方便了调试过程。随着FPGA设计复杂程度越来越高,芯片内部逻辑分析功能显得越来越重要。硬件层次上的逻辑分析仪价格十分昂贵,而且操作比较复杂。目前,FPGA芯片的两大供应商都为自己的FPGA芯片提供了软件层面上的逻辑分析仪,可以帮助我们在线分析芯片内部逻辑。
我在调试过程中常常遇到的一个问题就是,xilinx工具在逻辑综合的过程中,将自己RTL代码中的很多变量都优化掉了,使得调试的抓信号的过程很纠结。现在我就跟大家分享一下我的方法(ISE版本为14.3)。
第一种方法:更改优化选项设置。
在ChipScope中添加一些引脚的信号,但列表中并没有显示,原因是综合的地方没设置好,应该将XST的属性设置成如下:keep hierarchy处为YES。
第二种方法:在RTL代码中进行一些声明。
对于wire型号,对于ISE12.3以后的版本,XST综合,可以使用(* KEEP="TRUE"*) wire [15:0] AD_reg;这样的声明,就可以在查找信号的信号找到wire类型的AD_reg信号进行观察。
使用方法示例如下图:
第三种方法:做一些不会被优化掉的冗余逻辑使想查看的信号不被优化掉。
如果某些信号使用了上面的两种方法还是不行的话,可是常常加一些冗余逻辑。加需要观察的信号打个节拍,然后接到引脚上,这时的信号是不会被优化掉的。在FPGA设计中常常都有一些空闲的引脚或者调试使用的引脚,将冗余逻辑的输出接到这些引脚上即可。
我的方法:将需要观测的信号引到端口,作为输出信号,这样可以避免观测的信号被优化。使用方法如下图
来自:时间的诗
- XILINX编译软件ISE怎样在ChipScope 加入被优化掉的信号
- ISE中ChipScope软件使用
- 如何防止ISE综合时信号不被优化掉
- 如何防止ISE综合时信号不被优化掉
- 使用Chipscope时如何防止reg_wire型信号被优化掉
- 使用Chipscope时如何防止reg_wire型信号被优化掉
- 使用Chipscope时如何防止reg_wire型信号被优化掉
- 防止ISE优化信号
- 防止ISE优化信号
- ISE中的Force Process Up-to-Date功能:ISE中如何在未综合实现的前提下打开ChipScope ?
- Xilinx ISE编辑器在win8下的使用配置
- Xilinx ISE在Win10下的一些问题。
- Xilinx ISE在Win10下使用的一些问题
- Xilinx FPGA 学习笔记一-chipscope 无法观察信号 BUFG
- Xilinx ISE软件 模拟组合逻辑入门
- ISE ChipScope使用
- 禁止ise xst对没有driver和load或source的信号优化掉
- 怎样在自己的安卓软件中加入广告
- 提交两个form表单
- ANSI, UNICODE,UTF8编码的区别
- Android自定义View解析之LayoutInflater类(三)
- SOAP webserivce 和 RESTful webservice 对比及区别
- 菜圈的codewars(六),Number-Star ladder
- XILINX编译软件ISE怎样在ChipScope 加入被优化掉的信号
- ps与top命令简单介绍
- React Native
- python脚本打包发布:pyinstaller
- 【HUSTOJ】1044: 字母三角形
- ok6410 3.0.1内核调用V4L接口出错解决方法
- 大数据学习笔记1
- 面向对象思想的理解
- C语言中数据类型之间怎样进行强制转换?