s3c2440时钟系统分析

1、s3c2440的时钟框图

2、框图分析

（1）S3C2440有两个锁相环，一个MPLL和一个UPLL。其中，UPLL专门用于USB设备，而MPLL则用于CPU和其他外围器件。通过MPLL会产生三个部分的时钟频率：FCLK、HCLK、PLCK。

（2）

FCLK：主频时钟，用于ARM920T内核； 

HCLK：用于AHB总线的设备，如ARM920T，内存控制，中断控制，LCD控制，DMA以及USB主模块；

PCLK：用于APB总线的设备(比如GPIO、RTC、UART、ADC等)。
3、三个系统时钟（FCLK、HCLK和PCLK）的关系

通过寄存器CLKDIVN中的HDIVN位和PDIVN位来控制的，因此我们只要知道了FCLK，再通过这两位的控制，就能确定HCLK和PCLK。CLKDIVN的定义如图：