cadence16.5中XNET的设置方法
来源:互联网 发布:myeclipse2016破解mac 编辑:程序博客网 时间:2024/05/18 00:10
在PCB设计布线前期,需要对BUS线进行等长约束规则设计,或者在PCB仿真时都需要进行XNET的设置。为什么要进行XNET的设置,是因为:在PCB设计中,很多信号线不都是从始端终端的,中间要经过很多的电阻、电容这样的阻容类元件,我们需要设置XNET来使得阻容元件两边的不同名的NET合并为一个XNET,这样以便于对于NET等长的设置。
然后点击最下面的set search path,弹出添加模型库的对话框,在对话框中点击add driectory,添加模型库的路径,添加好后点击OK,墨西拿国库添加完成:
然后再在菜单中选择analyze->model assigment,弹出SI design audit对话框,点击OK,此时会有警告,不用理会,OK即可:
然后会弹出signal model assigment对话框:
点击auto setup则会自动添加默认模型库中的模型,如下图:
上图中第1不中为已经添加好的模型,第2不中的器件还没有自动添加上,需要我们手工添加。点击需要手工添加模型的器件,点击find model,弹出SI model browser对话框,然后删除model name pattern中的内容,在下面找出相应器件的模型并选中,然后点击assing,回到signal model assigment窗口中点击OK,这样就添加好了该器件的模型。
按照同样的方法添加其他器件的模型。
在弹出的对话框中进行相应上点设置,circuit type中选择resistor(选择电阻,此项根据实际选择),value中填入实际的值,single pins中填入实际的对应关系,如我的四线排阻连线为1-8,2-7,3-6,4-5,则设置为1 8 2 7 3 6 4 5,设置好后点击OK:
这样,XNET就设置好了,我们可以在constraint manager中进行查看:
- cadence16.5中XNET的设置方法
- cadence16.5中XNET的设置方法
- cadence16.5中XNET的设置方法
- cadence16.5中总线拓扑的设置方法
- cadence16.5中相对传播延迟的设置方法
- allegro中xnet的等长设置
- cadence16.5中区域约束规则的设置
- cadence16.5中走线长度设置方法
- cadence16.5中差分规则的设置
- 关于Cadence16.5和Cadence15.5共存的安装方法
- 关于Cadence16.5和Cadence15.5共存的安装方法
- 关于Cadence16.5和Cadence15.5共存的安装方法
- Cadence16.5 叠层设置怎样设置正片负片
- cadence16.3破解方法
- Cadence16.5 中导出ODB++出现“OUT OF DATE SHAPE”
- cadence16.5中电源线、地线取消飞线显示
- cadence16.5中电源线、地线取消飞线显示
- cadence16.5中电源线、地线取消飞线显示
- 关于Spring中的<context:annotation-config/>配置
- 递推---分数矩阵
- 【UER #7】天路
- 做了一个转盘小游戏,后台传数据前段js展示中间产品
- Json解析与XML解析的demo
- cadence16.5中XNET的设置方法
- JAVA代码编写的30条建议
- HDU 1255 矩形覆盖面积(线段树)
- 模式识别作业1
- drawText参数介绍及绘制居中文本
- 【数据结构】二叉搜索树的删除,插入,查找
- python学习(一)
- 兔子家谱树
- 利用mail 发送163 邮件