64-ia-32架构优化手册（3）

2.2.5.Haswell-E微架构

基于Haswell-E微架构的Intel处理器，如在Haswell微架构中描述的那样，由相同的处理器核组成，但提供更先进的非计算内核与集成I/O功能。基于Haswell-E微架构的处理器支持有多个插槽的平台。

Haswell-E微架构支持用于可扩展与高性能的多用途处理器架构及平台配置。由Haswell-E微架构的非计算内核及集成I/O子系统提供的某些功能包括：

·        在多插槽配置中支持多个Intel QPI内联。

·        每个物理处理器多达两个集成内存控制器。

·        每个物理处理器多达40路PCIExpress* 3.0连接。

·        每个物理处理器中多达18个处理器核通过两个环互联到L3。

一个使用Haswell-E微架构的12核处理器实现的例子显示在图2-4中。非计算内核与集成I/O的性能依实现Haswell-E微架构的处理器族而有差别。细节参考IntelXeon E5 v3处理器的相关数据表。

图2-4.支持12个处理器核的Haswell-E微架构的例子

2.2.6.Broadwell微架构

Intel Core M处理器基于Broadwell微架构。Broadwell微架构构建在Haswell微架构的基础上，并提供几处增强。本节描述Broadwell微架构的增强特性。

·        浮点乘法指令时延从前代的5个周期降到Broadwell微架构的3个周期。这适用于AVX，SSE与FP指令集。

·        Gather指令的吞吐率显著提高，参考表C-5。

·        在Broadwell微架构里PCLMULQDQ指令实现是改进了时延与吞吐率的单个微操作。

TLB层次结构包含指令缓存专用的第一级TLB，用于L1D的TLB，加上用于L2的一体化TLB。

表2-11. Broadwell微架构的TLB参数

层级

页大小

项数

关联数

划分

指令

4KB

128

4路

动态

指令

2MB/4MB

每线程8

 

固定

第一级数据

4KB

64

4

固定

第一级数据

2MB/4MB

32

4

固定

第一级数据

1GB

4

4

固定

第二级

由4KB及2MB/4MB页面共享

1536

8

固定

第二级

1GB页面

16

4

固定