Altera 综合开发平台 quartus的开发流程

1.设计输入：   写代码，设置管教约束和时序约束（使用assignment editor 编辑器）；

2.综合：           翻译成门和触发器等基本原件的逻辑连接并优化，最后生成edf或vqm网表文件，命令【analysis & synthesis】；

3.布局布线：  将逻辑网表文件适配到具体器件中，最优化资源分配；

4.时序分析：  分析设计中的时序性能，引导布局布线满足时序要求；

5.仿真：           包括功能仿真和时序仿真，功能仿真为验证设计是否满足功能，时序仿真为验证时序是否满足要求；

6.编程和配置：转换传给你配置文件，写入芯片中。