如何在Quartus II 11.0中调用ModelSim-Altera 6.6

        最近在学习FPGA，在用板子跑了一些类似单片机的例程后（用的开发板是黑金的，这些例程主要是黑金例程的建模篇），想做一些时序仿真顺便练习下modelsim的使用，但是在初次使用modelsim的时候，按照黑金的教程在Quartus II下使用modelsim，发现问题很多，自己弄了一段时间，发现是版本的问题，现在就把在Quartus II 下使用Modelsim的方法列出来，希望对大家有一些帮助。

        按照教程使用的是Quartus II 11.0版本，由于以前没用过modelsim也不知道还有两个版本兼容这一说，经过一番折腾，发现能够在Quartus II 11.0版本下使用的modelsim版本为6.6d，所以特意到Altera网站上下载了一个6.6d版本的modelsim，下载安装了之后（选择默认路径），接下来就是怎么在Quartus II 11.0版本下使用Modelsim-Altera6.6d的问题了：

 

1.选择Modelsim-Altera6.6d的默认路径

        开打Quartus II 11.0选择Tools下的Option选项，在General栏下选择EDA Tool Option，如下图所示，在ModelSim-Altera栏右侧填上你的Modelsim-Altera6.6d安装路径，我的是安装在C盘下的，设置完以后按“OK”退出。

 

2.选择Quartus II的项目预用仿真软件

        新建项目以后，如果用到moselsim进行仿真，先要设置该项目的预用仿真软件，在Assignments下选择Settings，在Category选Simulation，在Toolname选择ModelSim-Altera，并在Formatforoutputnetlist中选择自己熟悉的HDL语言，笔者这里使用的是Verilog，Time Scale默认（1ps），输出文件outputdirectory的默认选项是simulation/modelsim。

 

3.生成Testbench模板

       选择Processing下的Srart选项，并在Start下选择Start TestBench Template Writer

 

在生成模板后，模板的文件名后缀为.vt，它的路径名为：工程路径\simulation\modelsim\multiplier_module.vt，注意此时生成的测试文件是需要自己进行编辑的，且经过编译完成以后的测试文件才能仿真，否则会报错。

 

4.为项目添加Testbench文件

       先打开Setting中的Simlation，然后再选择Compiletestbench。接下来点击TestBenches...

然后就会跳出如下的窗口，接下来的工作就是点击New...

 

点击New后会出现下面的窗口：

 

这个窗口是用来输入testbench 的资料和选择testbench 的路径。Testbenchname是testbench 文件的名字，如本实验的testbench 文件名是multiplier_module.vt；Toplevel
moduleintestbench是testbench 文件的顶层模块名，在这里是mulitplier_module_simulation（这个名字要和测试文件.vt的模块名一致），Endsimulation 是仿真最大的时间。

接下来的工作，我们就要将.vt 文件添加进来。点击Filename最右边的...，点击后出现如下对话框：

 

 

将.vt 文件添加进去，然后点击OK即可

      

5.开始项目仿真

      当在添加Testbench文件后，有可能会该文件做一些修改，在修改完成后，重新编译，编译无误后，开始仿真，点击Tools的Run EDA Simulation Tool，选择EDA RTL Simulation，这时Modelsim-Altera会自动打开，如下图所示，仿真完成。