解决FPGA时序问题的八大忠告
来源:互联网 发布:用sql语言创建数据库 编辑:程序博客网 时间:2024/06/06 01:01
忠告一、、如果时序差的不多,在1NS以内,可以通过修改综合,布局布线选项来搞定,如果差的多,就得动代码。
忠告二、看下时序报告,挑一个时序最紧的路径,仔细看看是什么原因导致,先看逻辑级数是多少?是哪种电路有问题,乘法器 或者还是RAM接口数据 先弄清楚哪儿的问题
忠告三、搞时序优化的话 插入寄存器是王道 但也要看具体情况 不一定都得插寄存器,插入寄存器效果不明显的话,先检查一下寄存器插入的位置,如果寄存器不是在关键路径的中间插入而是在某一端的话,确实不大明显
忠告四、把关键路径找出来,看时序报告,看是什么原因导致频率上不去,如果是组合逻辑复杂,就优化逻辑或者复制逻辑,如果是DSP延迟大,就选多级流水的,只要想搞到150,就一定可以。
忠告五、看时序报告的时候,建议同时对照电路图一起看,这样最直观
忠告六、对照代码,自己把关键路径涉及部分的电路图画出来,然后根据时序要求,算一下要插多少寄存器,插哪儿合适
忠告七、32BIT的比较器,进位链有点长,可以分段比较,分成4个8BIT的数据段去比,或者你分成两段,先比高16,插寄存器,再比低16,时序很好,如果想深入些,就自己手写一个比较器,不要调库。
忠告八、多BIT的逻辑,时序上不去,通常都是进位链太长,通常做法就是打断进位链,建议看看计算方法或者数字算法之类的书,应该会有帮助
阅读全文
0 0
- 解决FPGA时序问题的八大忠告
- 解决FPGA时序问题的八大忠告
- FPGA时序优化八大忠告
- FPGA各种时序问题的解决办法
- FPGA关于时序报告的问题
- FPGA 时序问题
- FPGA 提高 时序的方法
- FPGA 提高 时序的方法
- 解决FPGA无法下载程序的问题
- FPGA的同步时序设计 2012_7_29
- FPGA时序分析的一些理解
- FPGA时序约束的几种方法
- 关于 FPGA设计, 时序报告的重要性。
- FPGA时序约束的一些基本概念
- FPGA时序约束中set_false_path的使用
- FPGA时序优化的几种方法
- mocha的时序问题
- 时序的问题
- Maven中pom.xml详解
- jacson解析json串value带反斜杠报错
- Arduino学习笔记——按钮控制LED
- 剑指offer题12
- boost的初始化失败错误Boost shared memory can't be initialized
- 解决FPGA时序问题的八大忠告
- 页面隐藏的黑科技-visibilitychange
- input[type='file'] img图片上传
- RollViewPager的无限轮播
- MeasureSpec之详细分析
- 自动替换丢失的图片(视频)
- mysql 各种命令(解锁)
- 【前端开发】css背景研究
- LeetCode: 496. Next Greater Element I