解决FPGA时序问题的八大忠告
来源:互联网 发布:扁平化管理 知乎 编辑:程序博客网 时间:2024/06/05 15:14
忠告一、、如果时序差的不多,在1NS以内,可以通过修改综合,布局布线选项来搞定,如果差的多,就得动代码。
忠告二、看下时序报告,挑一个时序最紧的路径,仔细看看是什么原因导致,先看逻辑级数是多少?是哪种电路有问题,乘法器 或者还是RAM接口数据 先弄清楚哪儿的问题
忠告三、搞时序优化的话 插入寄存器是王道 但也要看具体情况 不一定都得插寄存器,插入寄存器效果不明显的话,先检查一下寄存器插入的位置,如果寄存器不是在关键路径的中间插入而是在某一端的话,确实不大明显
忠告四、把关键路径找出来,看时序报告,看是什么原因导致频率上不去,如果是组合逻辑复杂,就优化逻辑或者复制逻辑,如果是DSP延迟大,就选多级流水的,只要想搞到150,就一定可以。
忠告五、看时序报告的时候,建议同时对照电路图一起看,这样最直观
忠告六、对照代码,自己把关键路径涉及部分的电路图画出来,然后根据时序要求,算一下要插多少寄存器,插哪儿合适
忠告七、32BIT的比较器,进位链有点长,可以分段比较,分成4个8BIT的数据段去比,或者你分成两段,先比高16,插寄存器,再比低16,时序很好,如果想深入些,就自己手写一个比较器,不要调库。
忠告八、多BIT的逻辑,时序上不去,通常都是进位链太长,通常做法就是打断进位链,建议看看计算方法或者数字算法之类的书,应该会有帮助
0 0
- 解决FPGA时序问题的八大忠告
- 解决FPGA时序问题的八大忠告
- FPGA时序优化八大忠告
- FPGA各种时序问题的解决办法
- FPGA关于时序报告的问题
- FPGA 时序问题
- FPGA 提高 时序的方法
- FPGA 提高 时序的方法
- 解决FPGA无法下载程序的问题
- FPGA的同步时序设计 2012_7_29
- FPGA时序分析的一些理解
- FPGA时序约束的几种方法
- 关于 FPGA设计, 时序报告的重要性。
- FPGA时序约束的一些基本概念
- FPGA时序约束中set_false_path的使用
- FPGA时序优化的几种方法
- mocha的时序问题
- 时序的问题
- 在手机与可穿戴设备Wearable通过蓝牙Bluetooth传递Assets(图片等)
- Java Language:第二天-1-数组、字符串类型-12/09/2014
- Java数组排序Arrays.sort,以及Comparator接口的用法
- ORACLE触发器详解
- 正则表达式【持续总结】
- 解决FPGA时序问题的八大忠告
- 滚动条触发的内容动态加载效果
- matlat 调整坐标原点到左上角
- Clone Graph解题报告
- 自己动手实现简单的线程池
- AMM启动下,pga_aggregate_target和workarea_size_policy各自无论如何修改,都不会影响对方的值
- 使用JDK中的Proxy技术来实现动态代理
- 如何使用ccache加快编译
- 基于boost和otlv4连接oracle进行简单查询笔记