SDRAM中的DQM

按照内存的工作原理划分，可将内存分为RAM和ROM两大类。 RAM（Random Access Memory）存储器又称随机存取存储器，存储的内容可通过指令随机读写访问，RAM中的数据在掉电时会丢失； ROM（Read Only Memory）存储器又称只读存储器，只能从中读取信息而不能任意写信息。ROM具有掉电后数据可保持不变的优点。


RAM又分为SRAM和DRAM。
SRAM（静态随机存取存储器）的基本存储单元是数字锁存器，只要不断电，就能无期限保持记忆状态。
DRAM（动态随机存取存储器），DRAM是利用电容来存储数据信息的，电容中有电荷代表逻辑“1”，没有电荷代表逻辑“0”。DRAM有很多种类：
（1）SDRAM(Synchronous Dynamic Random Access Memory)同步动态随机存取存储器，“同步”是指其时钟频率与CPU前端总线的系统时钟频率相同，并且内部命令的发送与数据的传输都以此频率为基准；“动态”是指存储阵列需要不断的刷新来保证所存储数据不丢失；“随机”是指数据不是线性一次存储，而是自由指定地址进行数据的读写。
（2）DDR（Data Rate SDRAM）双倍速率SDRAM，普通SDRAM只在时钟信号的上升沿采样数据，而DDR SDRAM在时钟信号的上升沿和下降沿都采样数据，这样，在时钟频率不变的情况下，DDR SDRAM的数据存取速度提高了一倍，所以叫双倍速率SDRAM
（3）RDRAM，与DDR和SDRAM不同，它采用了串行的数据传输模式。


对于SARAM:
1.物理BANK
CPU在一个传输周期能接受的数 据容量就是CPU数据总线的位宽，单位是bit,内存总线的数据位宽等同于CPU数据总线的位宽，而这个位宽就称之为物理Bank（Physical Bank，简称P-Bank）。
2.芯片位宽
理论上，完全可以做出一个位宽为64bit的芯片来满足P-Ban k的需要，但这对技术的要求很高，在成本和实用性方面也都处于劣势。所以芯片的位宽一般都较小。市场所用的SDRAM芯片 位宽最高也就是16bit，常见的则是8bit。这样，为了组成P-Bank所需的位宽，就需要多颗芯片并联工作。
3.逻辑BANK与芯片位宽
SDRAM的内部 是一个存储阵列,它就是逻辑Bank（Logical Bank，简称L-Bank）,人们在SDRAM内部分割成多个L-Bank。在SDRAM中，行地址 与列地址线是共用的。不过，读/写的命令是怎么发出的呢？其实没有一个信号是发送读或写的明确命令的，而是通过芯片的可写状态的 控制来达到读/写的目的。显然WE#信号就是一个关键。WE#无效时，当然就是读取命令。SDRAM基本操作命令, 通过各种控制/地址信号的组合来完成（H代表高电平，L代表低电平，X表示高低电平均没有影响）。
4.突发长度
突发（Burst）是指在同一行中相邻的存储单元连续进行数据传输的方式，连续传输所涉及到存储单元（列）的数量就是突发长度（ Burst Lengths，简称BL）。  在目前，由于内存控制器一次读/写P-Bank位宽的数据，也就是8个字节，但是在现实中小于8个字节的数据很少见，所以一般都 要经过多个周期进行数据的传输。上文讲到的读/写操作，都一次对一个存储单元进行寻址，如果要连续读/写就还要对当前存储单元 的下一个单元进行寻址，也就是要不断的发送列地址与读/写命令（行地址不变，所以不用再对行寻址）。虽然由于读/写延迟相同可以让数据的传输在I/O端是连续的，但它占用了大量的内存控制资源，在数据进行连续传输时无法输入新的命令，效率很低（早期的FP E/EDO内存就是以这种方式进行连续的数据传输）。为此，人们开发了突发传输技术，只要指定起始列地址与突发长度，内存就会依 次地自动对后面相应数量的存储单元进行读/写操作而不再需要控制器连续地提供列地址。这样，除了第一笔数据的传输需要若干个周期 （主要是之前的延迟，一般的是tRCD+CL）外，其后每个数据只需一个周期的即可获得。在很多北桥芯片的介绍中都有类似于X- 1-1-1的字样，就是指这个意思，其中的X代表就代表第一笔数据所用的周期数。
非突发连续读取模式：不采用突发传输而是依次单独寻址，此时可等效于BL=1。虽然可以让数据是连续的传输，但每次都要发送列地 址与命令信息，控制资源占用极大。 
突发连续读取模式：只要指定起始列地址与突发长度，寻址与数据的读取自动进行，而只要控制好两段突发读取命令的间隔周期（与BL 相同）即可做到连续的突发传输。
5.数据掩码
在讲述读/写操作时，我们谈到了突发长度。如果BL=4，那么也就是说一次就传送4×64bit的数据。但是，如果其中的第二笔 数据是不需要的，怎么办？还都传输吗？为了屏蔽不需要的数据，人们采用了数据掩码（Data I/O Mask，简称DQM）技术。通过DQM，内存可以控制I/O端口取消哪些输出或输入的数据。这里需要强调的是，在读取时，被屏 蔽的数据仍然会从存储体传出，只是在“掩码逻辑单元”处被屏蔽。DQM由北桥控制，为了精确屏蔽一个P-Bank位宽中的每个字 节，每个DIMM有8个DQM信号线，每个信号针对一个字节。这样，对于4bit位宽芯片，两个芯片共用一个DQM信号线，对于 8bit位宽芯片，一个芯片占用一个DQM信号，而对于16bit位宽芯片，则需要两个DQM引脚。