[转载]testbench中inout类型端口的处理方式
来源:互联网 发布:知之为知之的知 编辑:程序博客网 时间:2024/05/19 15:24
输入端口可以由wire/reg驱动,但输入端口只能是wire;输出端口可以使wire/reg类型,输出端口只能驱动wire;若输出端口在过程块中赋值则为reg型,若在过程块外赋值则为net型。用关键词inout声明一个双向端口, inout端口不能声明为reg类型,只能是wire类型;输入和双向端口不能声明为寄存器类型。
测试平台中需要声明与待测模块输入输出端口对应的变量。与输入端口相连接的变量定义为reg,与输出端口相连接的变量定义为wire。双向端口inout在测试中需要进行简单的处理。方法如下:
为双向端口设置中间变量inout_reg作为该inout的输出寄存,inout端口在testbench中要定义为wire型变量,然后用输出使能控制传输方向。
eg:
inout [0:0] bi_dir_port;
在testbench中处理方式如下:
wire [0:0] bi_dir_port;
reg [0:0] bi_dir_port_reg;
reg bi_dir_port_oe;
assign bi_dir_port=bi_dir_port_oe?bi_dir_port_reg:1’bz;
用bi_dir_port_oe控制端口数据方向,并利用中间变量寄存器改变其值。等于两个模块之间用inout双向口互连。
阅读全文
0 0
- [转载]testbench中inout类型端口的处理方式
- testbench中inout类型端口的处理方式
- Verilog十大基本功3(testbench的设计 iout类型端口信号处理)
- Verilog中inout端口的使用方法
- verilog中对于inout信号的处理
- verilog中对inout信号的处理
- Verilog中双向端口inout的使用的总结
- 对inout端口的理解
- Inout双向端口信号处理方法
- Inout双向端口信号处理方法
- FPGA中inout端口使用方法总结
- testbench——双向端口的仿真
- FPGA中inout端口使用方法总结 (Verilog)
- 软件系统中错误类型的定义,处理(转载)
- inout端口使用方法
- verilog中inout的定义问题
- Verilog中inout的用法(二)
- modelsim中testbench的编写总结
- Python基础-文件操作
- mtk2503 GPS/操作系统/主板设计方式资料大全
- linux设置代理修改接口数据
- linux c语言对文件的操作
- 什么是PG
- [转载]testbench中inout类型端口的处理方式
- Json -- java.Lang.NullPointerException
- Android线程管理之ThreadPoolExecutor自定义线程池
- Spring基本功能
- 启用mac自带Apache & 虚拟主机配置
- Zookeeper学习笔记 --- Zookeeper调研报告1
- Struts迭代器(iterator)遍历List常用的4种例子
- VirtualBox虚拟机中安装CentOS 7(五) 安装JDK
- Android核心服务解析篇(三)——Android系统的启动