Inout双向端口信号处理方法
来源:互联网 发布:php oa系统视频教程 编辑:程序博客网 时间:2024/05/18 03:07
Inout双向端口信号处理方法
|
如果Data_inout不是高阻态,则用作输出,无法做输入的,否则两者岂不有了冲突?
Inout端口信号做输入时,观察例子中的输出Data_out_t就应该是高阻态的.
见许多问这个问题的,总结一下大家的贴子,希望能对大家有点用处,如果有不对的地方,欢迎指出.
芯片外部引脚很多都使用Inout类型的,为的是节省管腿。就是一个端口同时做输入和输出。 Inout在具体实现上一般用三态门来实现。三态门的第三个状态就是高阻''Z''。当Inout端口不输出时,将三态门置高阻。这样信号就不会因为两端同时输出而出错了,更详细的内容可以搜索一下三态门Tri-State的资料.
1 使用Inout类型数据,可以用如下写法:
Inout Data_inout;
Input Data_in;
Reg Data_reg;//Data_inout的映象寄存器
Reg Link_data;
Assign Data_inout=Link_data?Data_reg:1''Bz;//Link_data控制三态门
//对于Data_reg,可以通过组合逻辑或者时序逻辑根据Data_in对其赋值.通过控制Link_data的高低电平,从而设置Data_inout是输出数据还是处于高阻态,如果处于高阻态,则此时当作输入端口使用.Link_data可以通过相关电路来控制.
2 编写测试模块时,对于Inout类型的端口,需要定义成Wire类型变量,而其它输入端口都定义成Reg类型,这两者是有区别的.
当上面例子中的Data_inout用作输入时,需要赋值给Data_inout,其余情况可以断开.此时可以用Assign语句实现:Assign Data_inout=Link?Data_in_t:1''Bz;其中的Link ,Data_in_t是Reg类型变量,在测试模块中赋值.
另外,可以设置一个输出端口观察Data_inout用作输出的情况:
Wire Data_out;
Assign Data_out_t=(!Link)?Data_inout:1''Bz
- Inout双向端口信号处理方法
- Inout双向端口信号处理方法
- verilog中对于inout信号的处理
- verilog中对inout信号的处理
- Verilog中双向端口inout的使用的总结
- testbench中inout类型端口的处理方式
- [转载]testbench中inout类型端口的处理方式
- inout端口使用方法
- 对inout端口的理解
- FPGA学习之inout双向口
- FPGA中inout端口使用方法总结
- Verilog中inout端口的使用方法
- 双向端口
- 信号处理方法的问题
- 信号处理方法的问题
- matlab 信号平滑处理方法
- STM32 PWM调制信号关闭后端口电平不确定处理
- Linux信号处理的一般方法
- IOS小型计算器实例代码2
- Tomcat网站发布配置方案详细说明
- iOS 多线程3 GCD
- 思考与进步
- PLSQL developer 连接不上64位Oracle 的解决方法
- Inout双向端口信号处理方法
- ClassLoader原理
- fibnacci序列(递归方法)
- tif格式文件用什么打开(如何打开怎么打开) tif是什么格式文件 ...
- iOS7应用开发7:自定义视图、手势操作
- poj3415之长度不小于k的公共子串个数
- No result defined for action and result input
- 三极管电路一些总结
- java中Statement详细用法