Verilog入门
来源：互联网 发布：餐厅排队叫号软件 编辑：程序博客网 时间：2024/06/05 05:58
第一题
4-16译码器
新建一个Verilog文本文件，把相关文件输入进去，编译综合。
建立一个波形文件，给输入信号激励，然后进行仿真，得到结果波形图。
第二题 M=12的计数器
方法如上。 
得到仿真图如下。 
第三题
M=20的计数器 
设计一个计数器，从0开始计数一直到9，再从9到0,
0,1,2,3,4,5，…….9,8,7,6,…….0,1,2……
verilog代码如下 
阅读全文
0 0
- verilog入门
- Verilog入门
- verilog入门小结
- Verilog入门实例
- Verilog的testbench入门
- Verilog HDL 快速入门
- verilog入门知识【1】
- verilog入门知识【2】
- verilog入门知识小结
- Verilog算法入门
- Verilog 语法入门知识
- Verilog入门笔记
- Verilog语法入门1-基本知识
- verilog 入门共阳极流水灯
- verilog学习记（快速入门）
- verilog入门级--流水灯--警告修改。
- verilog入门经验（四） 经验总结
- verilog
- 连续第十二总结
- Nginx 配置从零开始
- maven assembly插件构建分发包
- Xposed遇到的坑
- Labview与状态机/状态图的概念
- Verilog入门
- SpringMVC中关于静态资源拦截的处理
- 最敬佩的人
- 全部文章分类总链接
- [2017纪中10-23]幸运值 组合数学 位运算
- Codeforces 883G Orientation of Edges(BFS+MAP)
- 明天是几号
- GitHub管理项目
- android实现导航栏
