Verilog 语法入门知识

Verilog 语法入门知识

一、变量类型
①数值
数值表示采用 <二进制位数>’<数值表示的进制><数值>的结构。
其中进制可以为b、o、d、h分别代表二、八、十、十六进制。
例如22’d0代表22位二进制数用十进制表示为0。
②寄存器类型
reg声明寄存器类型变量，如 reg[0:3] my[0:63];是64个4位寄存器构成的存储器。
其中[22:0]代表位宽为23位，最高位在前，含义是[msb:lsb]。
注意，存储器赋值不能在一条语句内完成，但寄存器赋值可以，类似于数组元素不能一次性全部赋值。
③还有input，output类型变量
④参数类型parameter
parameter类似于const类型，是常量，与const的区别是可以在定义时不初始化，但仅能赋值一次。常用于定义延时和变量宽度。

二、基本用法
模块开始用module，结束用endmodule
2.1 延时语句
①timescale 1ns/1ns //定义延时单位和精度，单位和精度均为1ns，注意开头为反引号。
反引号代表的是编译器指令，与C语言中#一样。
②assign #n Sum= A + B; //n应该替换为数字，代表几个延时单位
每当右边的操作数有所变化时，延时n个单位后，会执行这条语句，将新值赋给左边。
2.2 行为描述语句
2.2.1 初始化语句
初始化语句只执行一次。
用法
initial
begin
//code
end
2.2.2 循环语句
always @ (条件) (posedge clk or negedge rst_n) 时钟上升沿，复位下降沿
begin
//code
end
注意：在块外的语句都是并行，在begin-end内是串行，在fork-join内是并行的。

三 操作符
当使用赋值运算符的时候，=为拥塞赋值，<=为非拥塞赋值。拥塞赋值的含义是当前面的赋值语句完成后，才会执行下面的赋值语句。

四 模块建立及变量连接
1：Verilog所写的工程是由一个一个的模块连接起来的，每个文件代表一个模块，模块的名字和文件名要保持一致，一个模块的基本声明方法为：
//FileName:main_module
module main_module( CLK, RSTn, IO_In, IO_Out );
input CLK; //定义了变量输入输出，和变量类型
input RSTn;
input IO_In;
output IO_Out;
endmodule

2：对于顶层文件，所有声明的input、output变量都可分配引脚。所谓的input和output是相对于自己来说的，如果要利用此变量读入内容，则声明为input，要利用此变量输出内容，则声明为output。
为了捕获顶层文件的CLK,RSTn,IO_In,同时处理后输出IO_Out,需要另外建立一个模块（文件），如下：
//File_Name:io_changer
module io_changer(
myCLK, myRSTn, myIO_In, myIO_Out;
);
input myCLK;
input myRSTn;
input myIO_In;
output myIO_Out;
endmodule

3：要连接这两个模块，也就是顶层main_module连接到io_changer，则需要在顶层文件内做如下声明：
wire Out_Receiver;
io_changer U1(
.myCLK( CLK ),
.myRSTn( RSTn ),
.myIO_In( IO_In ),
.myIO_Out( Out_Receiver )
);

4：由于前三个变量都声明为了input,因此会将顶层的三个变量值传入，而第四个变量声明为了output,因此会将io_changer中的myIO_Out的值传入顶层的wire变量Out_Receiver。这类似于C++中的类内赋值，可以想象为.前面有一个this指针，在io_changer类内，this.myCLK就是io_changer的myCLK变量，括号是一种赋值手段，当然这里也增加了输出的功能。
当建立起这样的两个模块并且完成编译后，会自动完成文件连接，将io_changer作为main_module的子文件。
在模块io_changer内，要改变myIO_Out的值，一般采用assign赋值
在always循环结构内，一般使用reg变量而不能是wire变量，假设存在一个计数器Counter的值由0到50000000代表1秒，要使得IO_Out每500ms翻转一次，则要如下书写：
reg rIO_Out;
always @ (posedge myCLK or negedge myRSTn)

    if (!myRSTn)          rIO_Out = 1'b0;      else if(Counter >= 2500_0000)          rIO_Out = 1'b1;      else          rIO_Out = 1'b0;  

assign myIO_Out = rIO_Out

6：为了将变化回传到顶层，还需要在顶层内将接收到的Out_Receiver赋值到IO_Out引脚，如下：
assign IO_Out = Out_Receiver;