数字电路设计之仿真时碰到的小问题
来源:互联网 发布:郑州大学网络统一认证 编辑:程序博客网 时间:2024/05/28 16:16
第一点:
初始化 XXX
#10 i_datain <= {`PUSH, 9'b000001111};
#10 i_datain <= {`SUB0, `gr3, `gr1, `gr0};
#80 i_datain <= {`SUB1, `gr3, `gr1, `gr0};
这一段中的80的延时居然是给前面的SUB0指令的,我看了很久才发现。原来是开始初始化XXX延时10,接着是读入PUSH再延迟10,接着读入SUB0延时80,最后读入SUB1。
那就是
初始化 XXX #10;
i_datain <= {`PUSH, 9'b000001111}; #10;
i_datain <= {`SUB0, `gr3, `gr1, `gr0}; #80;
i_datain <= {`SUB1, `gr3, `gr1, `gr0};
这样好像更好看一些。
第二点:
就是使用软件仿真的时候,时间一定要设置好,否则要检查很久才能看出!
0 0
- 数字电路设计之仿真时碰到的小问题
- 数字电路设计之仿真小技巧
- 数字电路设计之Spice仿真
- 数字电路设计之m0仿真结果
- 数字电路设计之verilog的小技巧集锦
- 数字电路设计之堆栈的verilog实现
- 数字电路设计之逻辑综合的优化
- 数字电路设计之function的使用
- 数字电路设计之加法器的实现
- 数字电路设计之简单的滤波算法
- 数字电路设计之简单的滤波算法
- 数字电路设计之数字电路工程师面试集锦
- DOM碰到的小问题
- 数字电路设计之VGA的字母显示的verilog实现
- 设定CentOS的网络时碰到的一个小问题
- 数字电路设计之同步状态机的verilog HDL实现
- 数字电路设计之各种触发器的verilog实现
- 数字电路设计之奇偶分频的verilog实现
- 理解'Stage'在Git源码控制中的意思
- 16进制的简单运算
- JQuery.Ajax之错误调试帮助信息
- 代码圈复杂度(Cyclomatic Complexity,CC)和Oclint工具 介绍
- Android开发之TextView高级应用
- 数字电路设计之仿真时碰到的小问题
- Aizu 0024
- 【HDU】4160 Dolls 最小路径覆盖
- ServletContext对象详解
- 引入ViewPager包,编译不报错,运行报错ViewPager不存在
- 10.jQuery UI 验证表单
- Prim‘s algorithm : 求一个Graph的MST的C++版本
- HDU 1016 Prime Ring Problem - 隐式图的搜索
- 回车与换行的区别