数字电路设计之简单的滤波算法
来源:互联网 发布:闪电分期淘宝怎么用 编辑:程序博客网 时间:2024/05/17 04:34
Verilog 滤波算法程序
1、限幅平均滤波法
*************************************************
*优点:对于偶然出现的脉冲性干扰,可消除有其引起的采样值偏差。
程序:设定一个幅值,超过这部分的不要,然后取平均值
module filter ( data1,data2,data3,data4,data);
input[7:0] data1,data2,data3,data4;
output[7:0] data;
wire[7:0] data;
reg[9:0] data_tmp;
reg[7:0] data_com;
wire[7:0] data1_r,data2_r,data3_r,data4_r;
assign data1_r = (data1 >= data_com)? data_com : data1;
assign data2_r = (data2 >= data_com)? data_com : data2;
assign data3_r = (data3 >= data_com)? data_com : data3;
assign data4_r = (data4 >= data_com)? data_com : data4;
assign data_tmp = data1_r + data2_r + data3_r + data4_r;
assign data = data_tmp[9:2];
endmodule
2、中位值平均滤波法(又称防脉冲干扰平均滤波法)
/********************************************
说明:采一组队列去掉最大值和最小值
优点:融合了两种滤波的优点。对于偶然出现的脉冲性干扰,可消
除有其引起的采样值偏差。对周期干扰有良好的抑制作用,
平滑度高,适于高频振荡的系统。
缺点:测量速度慢
*********************************************/
module filter ( data1,data2,data3,data4,data);
input[7:0] data1,data2,data3,data4;
output[7:0] data;
wire[7:0] data;
reg[9:0] data_tmp;
wire[7:0] Max,Max1,Max2,Max_2,Max_s,Min,Min1,Min2,Min_2,Min_s;
//找到最大值
assign Max1 = ( data1 >= data2 ) ? data1 : data2;
assign Max2 = ( data3 >= data4 ) ? data3 : data4;
assign Max = ( Max1 >= Max2 ) ? Max1 : Max2;
assign Max_2 = ( Max1 <= Max2 ) ? Max1 : Max2;
//找到最小值
assign Min1 = ( data1 <= data2 ) ? data1 : data2;
assign Min2 = ( data3 <= data4 ) ? data3 : data4;
assign Min = ( Min1 <= Min2 ) ? Min1 : Min2;
assign Min_2 = ( Min1 >= Min2 ) ? Min1 : Min2;
assign Max_s = ( Max_2 >= Min_2 ) ? Max_2 : Min_2;
assign Min_s = ( Max_2 <= Min_2 ) ? Max_2 : Min_2;
//找出两个极值
assign data_tmp = { 1'b0, data1[15] } + { 1'b0, data2[15] } + { 1'b0, data3[15] } + { 1'b0, data4[15] };
assign data = data_tmp[8:1];
endmodule
3、算术平均滤波法
/*********************************************************
说明:连续取N个采样值进行算术平均运算
优点:试用于对一般具有随机干扰的信号进行滤波。这种信号的特点是有一个平均值,信号在某一数值范围附近上下波动。
缺点:对于测量速度较慢或要求数据计算较快的实时控制不适用。
**********************************************************/
module filter ( data1,data2,data3,data4,data);
input[7:0] data1,data2,data3,data4;
output[7:0] data;
wire[7:0] data;
reg[9:0] data_tmp;
assign data_tmp = data1_r + data2_r + data3_r + data4_r;
assign data = data_tmp[9:2];
endmodule
4、递推平均滤波法(又称滑动平均滤波法)
/***************************************************
说明:把连续N个采样值看成一个队列,队列长度固定为N。每次采样到一个新数据放入队尾,并扔掉队首的一次数据。把队列中的N各数据进行平均运算,既获得新的滤波结果。
优点:对周期性干扰有良好的抑制作用,平滑度高;试用于高频振荡的系统
缺点:灵敏度低;对偶然出现的脉冲性干扰的抑制作用较差,不适于脉冲干扰较严重的场合
****************************************************/
6、递推中位值滤波法
/************************************************
优点:对于偶然出现的脉冲性干扰,可消除由其引起的采样值偏差。对周期性干扰有良好的抑制作用,平滑度高;试用于高频振荡的系统
缺点:测量速度慢
*************************************************/
- 数字电路设计之简单的滤波算法
- 数字电路设计之简单的滤波算法
- 简单的滤波算法
- 数字电路设计之堆栈的verilog实现
- 数字电路设计之逻辑综合的优化
- 数字电路设计之function的使用
- 数字电路设计之加法器的实现
- 数字电路设计之数字电路工程师面试集锦
- 一、FPGA学习之时分秒简单数字电路设计
- 简单滤波算法的资料
- 数字电路设计之Spice仿真
- 数字电路设计之VGA的字母显示的verilog实现
- 数字电路设计之同步状态机的verilog HDL实现
- 数字电路设计之各种触发器的verilog实现
- 数字电路设计之奇偶分频的verilog实现
- 数字电路设计之同步电路的一些经验
- 数字电路设计之Xilinx全局时钟网络的使用
- 数字电路设计之算数右移的verilog实现
- C++中引用的用法和应用实例
- 时间计时器的简单demo
- Android百日程序:GridView实现相册效果
- MVC总结--数据传递
- gson处理json和java对象互转
- 数字电路设计之简单的滤波算法
- 过滤器:叠片式过滤器所具备的优势
- FreeMarker标签基本用法
- Non supported character set: oracle-character-set-852
- easy ui 使用总结
- debug调试技巧 作者daimojingdeyu
- valuestack,stackContext,ActionContext.之间的关系
- Python图像处理库:Pillow 初级教程
- windows和linux服务器上iis和apache的WordPress固定链接的设置方法