TI 66AK2H14 Multicore DSP+ARM KeyStone II System-on-Chip (SoC)技术资料翻译（三）

2 器件特性

2.1 特性详情

2.2 C66x DSP CorePac 

略

#以下摘自《TMS320C6678中文技术手册》#

C66x DSP 通过加强和新增特性，比 C64x 和 C674x 的特性有很大提高。有许多特性是针对向量处理新增的。C64x＋和C674xDSP 对 16-bit 数据支持 2 条 SIMD 操作，对 8-bit 数据提供 4 条 SIMD 操作。在 C66x 器件上，通过扩展 SIMD 指令的宽度，提高了向量处理能力。C66xDSP 可以处理 128-bit 的向量指令。例如，QMPY32 指令可以执行两个 32-bit 数据向量的元素对元素相乘。 C66xDSP 对浮点操作也支持 SIMD。 增强的向量处理能力加上原有的指令并行等级，DSP 程序员通过应用 TI 的 C/C＋＋优化编译器可以开发出更高级的并行代码。

C66x DSP 由 8 个功能单元，2 个寄存器组核 2 条数据通路组成，如图 2-1 所示。两个通用寄存器组共有 64 个寄存器，分为 A 和 B 两组，每组由 32 个 32-bit 寄存器组成。通用寄存器可以用来存放数据，也可以当作地址指针。所支持的数据类型有，8-bit 打包数据，16-bit 打包数据，32-bit 数据，40-bit 数据和 64-bit 数据。乘法也支持 128-bit 数据。40-bit和 64-bit 长型数据存在寄存器对中，数据的 32LSB 存在一个偶数寄存器中，而剩下的 8 位或 32 位存在下个较高寄存器（通常是奇数寄存器） 。128-bit 数据存在 4 个寄存器中，低 32位存在地址是 4 的倍数的寄存器中，剩下的数据存在相邻的更高的 3 个寄存器中。

8 个功能单元（.M1, .L1, .D1, .S1, .M2, .L2, .D2, .S2）每个时钟周期能够执行一个指令。所有的乘法指令都在.M 单元执行。.S 和.L 单元执行通常的算术，逻辑和分支程序。.D 单元主要从存储器读取数据并从寄存器读取数据。

#摘录结束#

2.3 ARM CorePac 

略

ARM CorePac 使用额外的的总线协议转换、仿真、中断处理、调试相关增强等逻辑，整合了一个 Cortex-A15 组（4个 Cortex™-A15 处理器）。Cortex™-A15 兼容ARMv7A、多议题无序(multi-issue out-of-order)、整合了L1缓存的超标量体系传输管道。………

2.4 开发工具

略

2.5 器件命名

略