TI 66AK2H14 Multicore DSP+ARM KeyStone II System-on-Chip (SoC)技术资料翻译（五）

第四章 ARM CorePac

66AK2H14 增加了 ARM CorePac 来支持片上2级/3级处理能力 (layer 2 and layer 3 processing on-chip)。流量控制、本地运行与维护(local O&M)、NBAP/FP 终端、以及SCTP 处理等操作都能够在 Cortex-A15 核心上完成。

66AK2H14 的 ARM CorePac 整合了多个  Cortex-A15 处理器簇，总线协议转换、仿真、中断处理、调试与改进的额外逻辑。

Cortex™-A15 处理器是ARMv7A兼容的，整合了L1缓存的多议题无序(multi-issue out-of-order) 超标量执行 (superscalar execution) 引擎。还支持 advanced SIMDv2 (NEON™ technology) 和 VFPv4 (vector floating point) 架构的扩展、安全、虚拟化(virtualization)，大型物理地址扩展 (LPAE) ，和多重处理扩展。ARM CorePac 包含 4MB 的 L2 缓存，支持AMBA4 AXI 和 AXI一致性扩展(ACE)协议。ARM CorePac 还有一个中断控制器来处理系统的主机中断请求。

ARM CorePac 有三个功能的时钟域，其中有一个高频时钟域供Cortex™-A15使用。该高频时钟域被异步桥(asynchronous bridges)与设备的余下部分隔离。

以下是 ARM CorePac 的块图：

4.1 特性

该四核ARM CorePac 的关键特性如下：

• 一个或多个 Cortex-A15 处理器，每个处理器包含：

--> Cortex-A15 revision R2P4

--> ARM 架构 version 7 ISA

--> 多议题，乱序执行，超级标量式架构 (Multi-issue, out-of-order, superscalar pipeline)

--> L1/L2 指令与数据缓存，32KB，2路(2-way)，128bit接口的16字线(16 word line with 128 bit interface)

--> 整合的4MB L2缓存，16路，与L1之间128bit接口的16字线，ECC/parity

--> NEON 媒体协处理器(NEON™)，可实现先进SIMDv2媒体处理架构和VFPv4向量浮点架构

--> 外部接口使用配置为128-bit数据带宽的AXI协议

--> 系统跟踪宏(STM)用于非侵入式的调试(non-invasive debugging)

--> 实现ARMv7的调试，运用检测点(watchpoint)和断点寄存器、与CoreSight™调试系统连接的APB总线从属接口

• 中断控制器

--> 支持高达480中断请求

• 仿真/调试

--> 与CoreSight™ 架构兼容

4.2 系统整合

ARM CorePac 整合了以下子模块。

• Cortex™-A15 处理器：提供高速处理能力，包括移动多媒体加速的NEON™技术。Cortex™-A15 与其余的ARM CorePac 通过具有AXI2VBUSM总线桥的AXI总线通信，并从ARM CorePac的中断控制器接受中断请求。

• 中断控制器：处理ARM CorePac 之外模块的中断请求。(详见 "ARMInterrupt Controller")。

• 时钟分频器：为ARM CorePac 内部模块提供所需时钟分频，时钟输入来自主锁相环(Main PLL)。

•