STM32 学习之系统架构

    这里用来学习的芯片是STM32F103zet6。

STM32F103ZET6芯片介绍

●基于ARM Cortex-M3核心的32 位微控制器,LQFP-144封装.

●512K 片内FLASH（相当于硬盘）,64K片内RAM（相当于内存） ,片内FLASH 支持在线编程(IAP).

●高达72M 的频率,数据,指令分别走不同的流水线,以确保 CPU运行速度达到最大化 . 

●通过片内BOOT区,可实现串口下载程序(ISP).

●片内双RC 晶振,提供8M和32K 的频率.

●支持片外高速晶振(8M),和片外低速晶振(32K).其中片外低速晶振可用于 CPU 的实时时钟,带后备电源引脚,用于掉电后的时钟行走.

●42个16位的后备寄存器(可以理解为电池保存的RAM),利用外置的纽扣电池,和实现掉电数据保存功能.

●支持 JTAG,SWD调试.配合廉价的J-LINK,实现高速低成本的开发调试方案.

●多达80个IO(大部分兼容5V逻辑),4个通用定时器,2个高级定时器,2个基本定时器,3路SPI接口,2路I2S 接口,2路I2C接口,5路USART,一个USB从设备接口,一个 CAN接口,SDIO接口,可兼容SRAM,NOR和NAND Flash 接口的16位总线-FSMC.

●3路共16通道的12位AD输入,2路共2 通道的12位 DA 输出.支持片外独立电压基准.

●CPU操作电压范围:2.0-3.6V.

STM32 主系统主要由四个驱动单元和四个被动单元构成。
四个驱动单元是：
内核 DCode 总线;
100
系统总线;
通用 DMA1;
通用 DMA2;
四被动单元是：
AHB 到 APB 的桥：连接所有的 APB 设备；
内部 FlASH 闪存；
内部 SRAM；
FSMC;
下面我们具体讲解一下图中几个总线的知识：
① ICode 总线：该总线将 M3 内核指令总线和闪存指令接口相连，指令的预取在该总线上
面完成。
② DCode 总线：该总线将 M3 内核的 DCode 总线与闪存存储器的数据接口相连接，常量
加载和调试访问在该总线上面完成。
③ 系统总线： 该总线连接 M3 内核的系统总线到总线矩阵， 总线矩阵协调内核和 DMA 间
访问。
④ DMA 总线：该总线将 DMA 的 AHB 主控接口与总线矩阵相连，总线矩阵协调 CPU 的
DCode 和 DMA 到 SRAM,闪存和外设的访问。
⑤ 总线矩阵：总线矩阵协调内核系统总线和 DMA 主控总线之间的访问仲裁，仲裁利用
轮换算法。
⑥ AHB/APB 桥:这两个桥在 AHB 和 2 个 APB 总线间提供同步连接， APB1 操作速度限于
36MHz,APB2 操作速度全速。