三分频

时钟分频引起的问题

Verilog任意整数分频电路

欧姆龙PLC分频电路

从计数器到分频电路

边沿检测，时钟任意分频，

verilog实现奇数倍分频

分频后的状态转换问题

vhdl 等占空比四分频

关于3分频电路的讨论

关于分频和倍频（转）

[转]任意分频的verilog语言实现

二分频， Clock Frequency divided by two

D触发器的二分频电路

任意分频的verilog语言实现

FPGA中用verilog分频实现方法

关于FPGA的时钟分频问题

在编程语言中分频的计算方法

FPGA中各种分频的verilog 编写

FPGA学习笔记——分频电路设计

(5.1)uboot详解——时钟分频

N-0.5倍分频（Verilog）

uboot详解——时钟分频

verilog任意整数分频的实现

verilog任意小数分频的实现

verilog时钟分频设计（整合模块）

如何在FPGA中进行分频

ARM时钟寄存器配置之分频配置

做一下笔记，关于奇数分频

FPGA实现任意分频 为所欲为——教你什么才是真正的任意分频

任何n分频逻辑功能都可以由n分频使能来代替

S3C44B0的UART波特率计算公式---分频设置

vhdl 非百分之五十占空比的七分频