实验三 二进制补码加法器
来源:互联网 发布:linux运维基础知识 编辑:程序博客网 时间:2024/06/04 19:17
一、实验目的:
根据补码加法器的模型,理解数据流及其时序关系。
掌握加法器实现补码加、减运算的基本原理
四、参考器件:
累加器选用一片74LS273。
PS:累加器是本实验名,该器件原名为锁存器,是用来存一个数,并把存的数输出的一个器件,1D~8D为数据输入端,1Q~8Q为数据输出端,正脉冲触发,CLR低电平清除。
加法器用两片74 LS283。
原、反码控制器和溢出判断用两片74LS86(异或4输出)。
二、实验原理:
本实验运算器模型,可分为数据运算以及符号位的产生两部分:
加法器两个,一个为符号位计算,一个为数值位计算锁存器一开始置0,两个加法器通过锁存器和开关数据的输入产生结果并且将结果替换锁存器中旧有的结果
对溢出判断不了解的同学可以查一下"补码加减法"和“补码溢出判断”两个知识点
所以连接方式应该是:
开关数据的数值位和累加器的数值位连接加法器的数值位;
开关数据的符号位和累加器的符号位连接加法器的符号位;
加法器的符号位的输出用一次异或判断是否溢出;
而开关数据为了更方便的控制正负(用于补码减法),所以接上一个74LS86。
PS:注意加法器数值位的C0端,在补码减法时用于补码负数取反加1时候的“加1”,另外从锁存器Q5-加法器符号位B1本来有一条的,而且只要不溢出也都好使,但是负溢出的时候会出错,经过调试后删除了就好使了...
三:连接方案(用Multisim模拟电路)
左侧开关从上到下为数值位1-4位和符号位,中部下侧为CLR清零端和CLK脉冲端
PS:图中部分元器件没有VCC和GND端,毕竟是模拟电路,所以连接的时候注意真实电路连接好VCC和GND端
PSS:在每个元器件安装好后记得连接灯泡测试一下,如果出现奇奇怪怪的输出,先确认接触是否良好,如芯片是否安到位了
祝考运昌隆,另外强推一波Multisim,简单易用好上手
- 实验三 二进制补码加法器
- 计算机组成原理实验三:二进制补码加法器
- 计算机组成原理实验三:二进制补码加法器
- [Other]计算机组成原理分解实验:实验三 二进制补码加法器
- 二进制并行加法器
- Java编写二进制加法器
- 二进制补码
- 二进制补码
- 二进制补码
- 二进制补码
- 二进制补码
- 二进制补码
- 二进制补码
- 二进制补码
- 二进制补码
- 二进制补码
- 二进制补码
- 实验三十进制转二进制
- PAT 1069. 微博转发抽奖(20)
- 阿里云服务器Java+Mysql+Tomcat环境搭建(Mac OS下配置)
- 远程桌面无法使用剪切板的解决方法
- unity滚动层dotween移动到指定索引
- leetcode解题方案--062--Unique Paths
- 实验三 二进制补码加法器
- kmeans++
- 笔试题(一)—— java基础
- 【笔记】AOE网与关键路径
- ThinkPHP5.1 不需要控制器的路由 \类的命名空间\类名@方法名
- C 标准库
- 浅谈Spring中的IOC和AOP概念
- [译]用于语义分割的全卷积网络 FCN(UC Berkeley)
- Java的基本数据类型与转换